當前位置:知知館 >

經驗

> 加減計數器原理簡介

加減計數器原理簡介

加減計數器原理簡介

1、加減控制端。當其為低電頻時,計數器進行加計數,當其為高電頻,時計數器進行減計數;

2、CP表示鍾脈衝輸入端。上升有效;

3、ABCD表示資料輸入端。用於預置計數器的初始狀態;

4、LD表示非同步預置控制端。低電頻有效,即該端為低電頻時,經資料輸入端ABCD對計數器的輸出端QA,QB,QC,QD的狀態進行預置。當需要清零時,給資料輸入端均輸入低電頻即可。該端通常處於高電頻;

5、QA,QB,QC,QD表示計數器輸出端。作加法計數器時由QD輸出,可作十分變頻器,由QC輸出作八分變頻器,由QB輸出可作四分變頻器,由QA輸出可作二分變頻器。

標籤: 計數器 加減
  • 文章版權屬於文章作者所有,轉載請註明 https://zhizhiguan.com/zh-tw/jingyan/x6j9pv.html